삼성전자·SK하이닉스 공정 직무
자소서, ‘경험’ 칸이 비어있나요?
교육용 EDS 데이터를 분석해 패턴을 찾고 가설을 검증하는 과정을,
현직자 워크플로우를 그대로 따라하며 자소서 한 줄을 완성하세요.
공정직무 취준생의 현실
혹시 이런 고민을 하고 계신가요?
"학점·어학은 있는데 공정 경험이 없어서 자소서를 못 쓰겠어요"
"실험실 연구는 했지만 삼성/하이닉스 공정과 너무 달라서 연결이 안 돼요"
"Wafer, 수율, Split Test… 용어는 아는데 실제로 해본 적이 없어요"
"경쟁자들이 다 비슷한 스펙이라 차별화가 안 되는 게 제일 두렵습니다"
이 프로젝트는 그 공백을 채워드립니다.
현직자 4-Step 워크플로우로 자소서 소재를 직접 만들어보세요.
현직 반도체 엔지니어처럼
데이터를 직접 다뤄보세요
4개 탭을 클릭해서 여러분이 5주 동안 다룰 화면을 미리 확인해보세요.
교육용 시각화 예시이며 실제 실습 결과는 과정에서 직접 분석합니다
EDS MAP
웨이퍼 위 다이별 BIN 결과 지도
각 WF의 다이 하나하나를 색으로 표시. 정상 WF과 가장자리 집중 패턴이 나타난 WF을 육안으로 비교합니다.
✨ 이 탭에서 하는 일
가장자리 영역과 중심부의 불량 지표를 나눠 집계해, 불량이 한쪽에 몰리는 패턴이 있는지 확인합니다.
💡 EDS MAP = 1주차 탐색 · 공정 산포 = 3주차 원인분석 · 각 탭이 특정 주차와 매핑
실습에 사용되는 데이터 규모
9,195개
Production POR 다이 수
20+종
공정 STEP
3 + 5개
POR + Split LOT
4대
검사 설비
현직자 워크플로우 4-Step
이걸 직접 해보면 자소서가 쓰입니다
교육용 합성·가공 EDS 데이터를 바탕으로 공정개선 문제를 푸는 과정을 Streamlit 분석 도구로 연습합니다.
Lot/WF별 불량 데이터 시각화
Wafer MAP과 Lot·WF 단위 불량 패턴을 Streamlit 분석 도구와 참고 데이터로 확인합니다.
불량 발생 공정 Step 도출
공정 데이터와 불량 맵을 교차 분석해 어느 Step에서 문제가 발생했는지 통계적으로 특정합니다.
공정 조건 가설 설정 + Split Test 검증
공정 파라미터를 변경(Split) 후 수율 개선을 정량적으로 검증하는 실험 설계와 분석을 수행합니다.
최적 공정 Spec 도출 (Chip-to-Chip 산포)
Chip to Chip 산포 비교로 최적 조건을 정의하고, 현업에서 쓰는 형식의 리포트로 정리합니다.
첫 단계의 분석 흐름을 미리 살펴볼 수 있습니다
SK하이닉스 1번 문항 — “직무 경험을 서술하세요”
같은 학생, 프로젝트 완료 전/후로 어떻게 다른 답을 쓰는가.
“학부 시절 회로 설계 프로젝트에서 팀장으로 활동하며 반도체 공정에 관심을 갖게 되었습니다. 공정에 대한 관심으로 관련 강의를 수강하고 서적을 탐독했으며, 이를 통해 반도체 산업에 기여하고 싶다는 열정을 키웠습니다. 앞으로 SK하이닉스에서 성장하겠습니다.”
✗ 정량 결과 없음 → STAR “R” 실종
✗ 데이터 기반 분석 경험 없음 → 실무 연결력 부족
✗ 유사한 서술이 많아 차별화 어려움
“5주간 공정개선 시뮬레이션 프로젝트를 완주했습니다. 9,195개 다이 EDS 검사 데이터를 분석해 불량이 웨이퍼 ○○ 영역에 집중되는 패턴을 발견했고, ○○ 공정 변수와의 상관관계 r = ○.○○○을 확인해 가설을 좁힌 뒤, 5조건 Split LOT 실험을 설계해 개선 조건 ○○를 도출, 수율 80.2% → 91.6% (+11.4%p), Cpk 0.52 → 0.93 (+79%) 개선안을 도출했습니다.”
✓ 정량 결과 3개 (9,195 다이 · +11.4%p · Cpk +79%)
✓ 데이터 분석 스토리 → 문제 해결 과정 증명
✓ STAR 완비 (S→T→A→R 전 단계 서술)
동일 매핑이 삼성전자 지원동기 · SK 3번 팀워크 · 4번 자유 해시태그 문항에도 적용됩니다.
○ 표시된 분석 근거와 재현 절차, 최종 보고서는 5주 과정에서 직접 완성합니다.
완주하면 직접 만들게 되는 6가지
추상적 “성장” 아닙니다. 5주 동안 직접 손으로 만들어 남기는 결과물 6개.
교육용 공정개선 시뮬레이션 결과
자소서 소재 4개
탐색·설비추적·원인분석·개선실험. SK 하이닉스 3문항 + 삼성전자 지원동기 모두 매핑.
교육용 EDS 데이터 분석 경험
Production POR 9,195 다이 · 20+ STEP 파라미터의 교육용 합성·가공 EDS 데이터. 웨이퍼 맵부터 Cpk까지 실습.
STAR "Result" 정량 지표
교육용 시뮬레이션에서 Production POR 대비 수율 80.2% → 91.6%(+11.4%p) 개선안을 보고서로 정리합니다.
면접 답변 자료
"어떤 공정?" "수율 개선 방법?" "어떤 데이터를 다뤘나?" 모두 답할 수 있는 스토리 완성.
가이드북 4권 (150p)
개요서·툴 매뉴얼·워크북·참고서. 반도체 완전 처음도 5주 완주 가능.
반도체 용어 마스터
WF · Die · BIN · LOT · STEP · EDS · Cpk · R · Split LOT 등 40+ 용어 자연스러운 사용.
반도체 지식을 데이터 기반 문제 해결 경험으로 바꾸는 법
용어를 아는 것과 데이터로 문제를 풀어본 것은 다릅니다. 이 과정은 그 간극을 4단계로 건넙니다.
이 과정이 다루는 것
정답을 외우는 것이 아니라 데이터를 근거로 판단하는 순서를 연습합니다. 같은 순서를 다른 데이터에도 적용할 수 있게 되는 것이 목표입니다.
본 페이지의 수율 · Cpk 수치는 교육용 공정개선 시뮬레이션 결과입니다.
전체 프로젝트 패키지 지금 구매하기
현재 얼리버드 혜택 — 가격 및 혜택은 사전 고지 후 인상·변경될 수 있습니다.
패키지 구성
- ✓Streamlit 기반 EDS 분석 도구 소스코드 (전체)
- ✓4-Step 공정 개선 가이드라인 PDF
- ✓Wafer MAP 분석 실습 데이터셋
- ✓Split Test 설계 템플릿 (Excel)
- ✓자소서 작성 가이드 + 예시 문항
- ✓출시 후 무료 업데이트
얼리버드 한정 특가 · VAT 포함
Step 1 맛보기 데이터셋 +
분석 가이드북 무료 신청
Wafer MAP 불량 데이터 샘플과 분석 가이드북을 이메일로 드립니다.
신청해 두시면 자료가 준비되는 대로 보내드립니다.